加密协处理器

加密协处理器（或CryptoSoc加速器）建立在硬件IP核心平台上，可在FPGA（英特尔SoC，Xilinx Zynq）和ASIC上的芯片（SoC）环境中的加密操作。

对称操作具有内置的分散/聚集DMA，可以快递卸载，协处理器适用于加速/卸载IPsec，VPN，TLS / SSL，磁盘加密或任何需要加密算法的自定义应用程序。

SoC、FPGA、ASIC的加密平台

我们提供的IP内核可用于ASIC和FPGA技术（Altera SoC，Xilinx Zynq），协处理器可以根据每个客户的需求定制，以达到所需的最佳性能、最小面积和高吞吐量。

软件API和驱动程序与Linux操作系统中的mbedTLS和加密API进行接口，与协处理器一起提供，以便轻松得集成到客户的应用程序，使用mbedTL、OpenSSL或通过加密和AF_ALG可以直接卸载与内核接口的应用程序硬件。

 

3个变体

通用说明

协处理器平台集成了以下可选择的加密IP核（包括我们的TRNG解决方案），附加接口、DMA和软件层，我们提供完整的解决方案。

可以选择以下加密引擎进行集成：

• 公钥密码术（RSA，ECC，ECDSA，ECDH，SM2，SM9等）
• 随机数发生器（符合NIST-800-90A / B / C）
• AES（CTR，CCM，CMAC，GCM / GMAC，XTS，ECB，CBC等）
• 随机数生成器（非确定性和确定性）
• 哈希：SHA-1 / SHA-2 / SM3 / HMAC，SHA-3
• Chacha20-poly1305
• SM4
• ARIA
• 3GPP安全性（ZUC，KASMI，SNOW_3G）
• DES和3-DES（理想的传统）

特征

• 可扩展的架构和加密引擎，可实现最佳性能/资源使用
• 安全通信（TLS，IPsec，BLE，Zigbee等）
• 支持安全启动
• 支持安全存储
• 灵活的公钥引擎配置
• 防止故障注入
• 可以使用从CPU隐藏的密钥（来自PUF或其他密钥）
• 生成硬件密钥（隐藏在CPU中）
• 已通过FIPS 140-2验证：CAVP＃C742
• 100％CPU卸载，低延迟和高吞吐量
• 隐藏的非对称密钥
• 易于集成（ AHB / AXI接口）
• 支持完整的软件/驱动程序

• AES，PK和SM4的可选DPA对策

应用领域

• 安全通信（TLS，IPSec，BLE，Zigbee等）
• 支持安全启动
• 安全存储
• 密钥生成