加密协处理器
从主处理器上卸载计算密集型安全任务，来提高系统性能
加密协处理器（或CryptoSoc加速器）集成到硬件IP核平台中，可在FPGA或ASIC上的SoC环境中加速加密操作。
对称操作具有内置的分散/聚集DMA，可以快速卸载，适用于加速/卸载IPsec，VPN，TLS / SSL，磁盘加密或任何需要加密算法的自定义应用程序。
专为您的特定需求而设计
可扩展的加密引擎支持对称加密（AES，Chacha20，SM4等），非对称加密（ECDSA，ECDH，RSA，SM2等），哈希（SHA-1，SHA-256，SM3等）和随机数生成。可以配置加密引擎以达到应用程序所需的性能水平，从而可以有效卸载主CPU。
可配置的
根据需要配置功能
可扩展
根据您的需求定义性能和占用空间
可自定义
匹配您的特定需求
提高应用程序的性能
加密协处理器可以在SoC设备中实现更快的加密处理，因为加速了对称和非对称密码，以及基于哈希和HMAC的完整性算法。
特征
- 可配置以实现完美的应用程序性能
- 安全通信（TLS，IPsec，BLE，Zigbee等）
- 支持安全启动
- 支持安全存储
- 灵活的公钥引擎配置
- 防止故障注入
- 硬件密钥生成（对CPU隐藏）
- 通过FIPS 140-2验证：CAVP＃C742
- 100％CPU卸载，具备低延迟和高吞吐量
- 提供软件/驱动程序支持
- AHB / AXI接口
- 隐藏的非对称密钥（认证）
- 针对AES，PK，SM4的可选DPA对策。在CPU中隐藏密钥（从PUF或其他）
我们选择Silex Insight作为加密协处理器的合作伙伴，因为它的占用面积可以精确地满足我们的要求，同时仍保持一流的性能。
在设计其他产品时，我们将设计一个车用级的FPGA平台，该平台将成为car-to-X基础架构的核心，它需要考虑大规模的IoT部署。Silex Insight为我们提供了一个小巧高效，同时又100％可靠安全的平台。
集成所需的加密IP核
协处理器平台集成了以下可选的加密IP核 （包括我们的TRNG解决方案），附加接口，DMA和软件层，从而提供了完整的解决方案。
适用于SoC，FPGA，ASIC的加密平台
平台IP核可用于ASIC和FPGA技术，协处理器的支持功能根据每个客户的需求量身定制，以达到所需的最小占用空间。
软件API和驱动程序与Linux操作系统中的mbedTLS和CryptoAPI接口，将与协处理器一起提供，可轻松与您的应用程序集成。使用mbedTL，OpenSSL或通过Cryptodev和AF_ALG与内核接口的应用程序可以直接使用硬件卸载。
完整的
CRYPTO协处理器系列
有兴趣了解有关我们的加密协处理器的更多信息吗？
随时与我们联系
产品表
免费白皮书下载
